秘密▲5 年

全志平台 A 系列 ESD 防护设计及调试指导

文档版本：V1.0
发布日期：2024-04-10

全志科技版权所有，侵权必究
Copyright © 2024 by Allwinner. All rights reserved

版权所有 © 珠海全志科技股份有限公司

未经本公司书面许可，任何单位和个人不得擅自摘抄、复制本文档的内容的部分或全部，并不得以任何形式传播。

商标声明

、、Allwinner、Allwinnertech、全志科技和其他全志科技商标均为珠海全志科技股份有限公司的商标，并归珠海全志科技股份有限公司所有。

本文档提及的其他所有商标或注册商标，由各自的所有人拥有。

注意

您购买的产品、服务或特性等应受全志科技公司商业合同和条款的约束，本文档中描述的全部或部分产品、服务或特性可能不在您的购买或使用范围之内。除非合同另有约定，全志科技公司对本文档内容不做任何明示或默示的声明或保证。

由于产品版本升级或其他原因，本文档内容会不定期进行更新。除非另有约定，本文档仅作为使用指导，本文档中的所有陈述、信息和建议不构成任何明示或暗示的担保。

珠海全志科技股份有限公司

地址：广东省珠海市高新区创新海岸科技二路 9 号

邮编：519085

网址：http：//www.allwinnertech.com

全志科技版权所有，侵权必究

Copyright © 2024 by Allwinner. All rights reserved

目录

前言 5
1.ESD 概念 6
1.1 ESD 定义 6
1.2 ESD 特点 6
1.3 ESD 危害 6
1.4 ESD 标准 7
1.5 ESD 测试 7
2.ESD 防护设计 8
2.1 ESD 分类 8
2.1.1 IC ESD 8
2.1.2 系统 ESD 8
2.1.3 IC ESD 与系统 ESD 对比 8
2.2 电路级 ESD 防护 9
2.2.1 ESD 保护器件 9
2.2.2 ESD 保护器件参数 9
2.2.3 ESD 器件选用 10
2.2.4 电路级 ESD 防护方案 11
2.3 系统级 ESD 防护 13
2.3.1 PCB 布局 13
2.3.2 关键信号 ESD 防护 14
2.3.3 外设接口 ESD 防护 15
2.4 整机级 ESD 防护 16
3.ESD 整改 19
3.1 ESD 整改案例 19
3.1.1 案例 1 AXXX 平板电脑 19
3.1.2 案例 2 VXXX 记录仪 20
3.1.3 案例 3 AXXX 教育平板 23
3.1.4 整改总结 23
3.2 ESD 防护优秀案例 24
3.2.1 案例 1 PCB 边缘充分共地 24
3.2.2 案例 2 FPC 排线做 ESD 防护 25
3.2.3 案例 3 使用屏蔽罩做 ESD 防护 25
4.总结 27

全志科技版权所有，侵权必究
Copyright © 2024 by Allwinner. All rights reserved

图表

表 1 ESD 测试等级表 7
表 2 IC ESD 与系统 ESD 对比 8
图 2-1 ESD 器件参数示例图 10
图 2-2 信号速率与 ESD 器件选型关系 10
图 2-3 常用接口电路 ESD 选型参考 11
图 2-4 并联 TVS 管等效电路 11
图 2-5 串联电阻等效电路 12
图 2-6 RC 滤波等效电路 12
图 2-7 PCB 布局示例 13
图 2-8 Reset 信号设计参考 14
图 2-9 DDR 走线包地参考 14
图 2-10 TF 卡 ESD 保护参考设计 15
图 2-11 外部接口 ESD 器件 LAYOUT 摆放参考 15
图 2-12 PCB 底面参考示意图 16
图 2-13 平板塑料后壳处理参考 17
图 2-14 PCB 屏蔽处理参考 17
图 2-15 按键密封处理 17
图 2-16 整机封装气密性良好 18
图 3-1 PCB 底部整改参考 19
图 3-2 PCB 顶部屏蔽处理 20
图 3-3 改版前 mic 电路 20
图 3-4 改版后 mic 电路 21
图 3-5 MLVS0402L04 参数 21
图 3-6 SSE3V3UBN102 参数 22
图 3-7 整机整改处理 22
图 3-8 Camrea 模组整改图 23
图 3-9 PCB 边缘地孔优化处理 25
图 3-10 FPC 排线 ESD 防护处理 25
图 3-11 关键器件屏蔽处理 26

全志科技版权所有，侵权必究
Copyright © 2024 by Allwinner. All rights reserved

前言

概述

本文档主要介绍全志平台 A 系列芯片在应用方案设计中 ESD 设计要点和注意事项，指导客户进行方案 ESD 设计，保证产品 ESD 设计质量以及 ESD 调试整改。

目的

随着 IC 工艺的升级、产品性能的提升，现在的半导体器件变得更加细小紧密，功能更加复杂，对静电更加敏感，行业对产品的 ESD 也要求越来越严格，客户的 ESD 问题越来越多，为方便客户解决 ESD 问题，本文档从设计端提出电路级和系统级 ESD 防护，减少客户在设计之初引入 ESD 问题，以及整机级 ESD 防护和整改方便客户自己排查定位 ESD 相关问题。

适用对象

本文档主要适用于：

- ESD 设计工程师
- PCB layout 工程师
- 产品硬件开发工程师
- 技术支持工程师
- 产品测试工程师

修订记录

修订记录累积每次文档的更新说明，最新版本的文档包含以前所有文档版本的更新内容，请以最新版为准。

版本	修改记录	日期	作者	备注
Ver 1.0	Initial Version	2024-04-10	AWA1807	初版

全志科技版权所有，侵权必究
Copyright © 2024 by Allwinner. All rights reserved

1.ESD 概念

首先介绍 ESD 相关的概念，ESD 定义、ESD 的实质和特点、危害、ESD 测试及指标。

1.1 ESD 定义

ESD（Electrostatic Discharge）：静电放电，具有不同静电电位的物体相互靠近或直接接触引起的电荷转移。通常都是人为产生的，如生产、组装、测试、存放、搬运等过程中都有可能使得静电累积在人体、仪器或设备中，甚至元器件本身也会累积静电，当人们在不知情的情况下使这些带电的物体接触就会形成放电路径，瞬间使得电子元件或系统遭到静电放电的损坏。

1.2 ESD 特点

ESD 的实质是一个带电物体接近一个电位不相等的导体或者接地导体时，带电导体上的电荷会通过另一个导体或者接地导体释放。

ESD 具有以下特点：

高电位：数百至数千伏，甚至高达数万至数十万伏；

低电量：静电多为微安级；（尖端瞬间放电除外）

放电时间短：一般为 ns 级；一个 ESD 瞬态感应电流在小于 1ns 的时 间内就能达到峰值

受环境影响大：特别是湿度；湿度上升则静电积累减少，静电压下降。

1.3 ESD 危害

静电放电是一种高能量、宽频谱的电磁骚扰，它主要通过两种途径来干扰被测设备：

1）直接能量，主要是瞬间接触的大电流造成内部电路的误动作或损坏；

2）空间耦合，由于 ESD 的前沿时间很短，约 0.7ns，其频谱范围可以达到数百兆赫，稍微长一点的导线都可能形成有效的耦合。

静电放电干扰对设备的危害有：

1）损坏半导体器件；

突发性完全失效：器件的芯片介质击穿或烧毁、一个或多个电参数突然劣化，完全失去规定功能的失效。通常表现为开路、短路、以及电参数严重漂移。

潜在性缓慢失效：器件受到 ESD 造成轻微损伤，器件的性能劣化或参数指标下降而成为隐患，使该电路在以后的工作中，参数劣化逐渐加重，最终失效。

2）造成设备误动作；

ESD 会在设备各处产生一个幅值为几十伏的干扰脉冲，引起信息出错，导致设备的故障：ESD 也

全志科技版权所有，侵权必究
Copyright © 2024 by Allwinner. All rights reserved

可产生频带几百千赫～几十兆赫、电平高达几十毫伏的电磁脉冲干扰。当脉冲干扰耦合到敏感电路时，也会引起信息出错，导致设备的故障。

1.4 ESD 标准

ESD 标准有很多种，不同的行业参考的规范和标准都不同，国内和国外参考的标准也不同。

为对 ESD 的测试进行统一规范，在工业标准方面，欧共体的 IEC 61000-4-2 已建立起严格的瞬变冲击抑制标准；电子产品必须符合这一标准之后方能销往欧共体的各个成员国。因此，大多数生成厂家都把 IEC61000-4-2 看作是 ESD 测试的事实标准。国家标准（GB/T17626.2）等同于 IEC61000-4-2。

国内 ESD 标准：GBT 17626.2 中国国家标准，整机 ESD 测试；

国外 ESD 标准：IEC61000-4-2 IEC 标准，整机 ESD 测试；

1.5 ESD 测试

ESD 测试是 EMC（Electromagnetic compatibility）测试的其中一种测试。

ESD 测试目的：测试单个设备或系统的抗静电放电干扰的能力。用于模拟操作人员或者物体在接触设备时的放电。

ESD 测试要求：一般一个端子≥10 次单次放电，每次放电的时间间隔≥1 秒。能接触到的端子打接触放电;不能直接接触的端子，比如按键打空气静电，但是有些厂家也要求接触到的端子也打空气放电。

ESD 指标：各厂家要求的放电等级不同，国标 ESD 等级参考表 1。

表 1 ESD 测试等级表

等级	接触放电（kV）	空气放电（kV）
1	2	2
2	4	4
3	6	8
4	8	15
X	特殊	特殊

全志科技版权所有，侵权必究
Copyright © 2024 by Allwinner. All rights reserved

2.ESD 防护设计

2.1 ESD 分类

对于 IC 公司来说，ESD 包含两个概念：IC ESD 和系统 ESD。对于产品端来说，主要考虑的是系统 ESD，本文的 ESD 防护内容均属于系统 ESD，下面对两个概念进行简单的介绍，了解两个概念的区分。

2.1.1 IC ESD

IC ESD 指“IC 在不上电情况，承受一定程度静电放电，而不会发生物理损坏”的能力，这个指标的作用就是为了界定产品运输与产品组装时的 ESD 控制需求。针对裸片，在运输、存储、测试、贴片过程中，可能遇到的不同 ESD 场景，讲究芯片本身的 ESD 防护能力。IC ESD 测试有 3 个比较通用的模型：HBM（人体放电模型），MM（机器放电模式），CDM（元件充电模式）。

2.1.2 系统 ESD

系统 ESD 就是指“一个产品在正常上电工作情况下，接受一定程度的静电放电，而不会发生逻辑功能出错，或者物理损坏”。针对板级甚至产品的 ESD 场景，更加注重板级 PCB 与产品结构的 ESD 防护设计，也可以叫产品级 ESD。“接触放电”和“气隙放电”两个概念就是属于系统 ESD，本文的内容是针对系统 ESD 讲述的。

2.1.3 IC ESD 与系统 ESD 对比

很多人会对芯片 ESD 和系统 ESD 产生混淆，虽然都属于 ESD 事件，实际在测试方法、测试模型强度、失效判断方便都有较大差异。它们的区别如下：

表 2 IC ESD 与系统 ESD 对比

	芯片ESD	系统ESD
对象	• 针对芯片裸片，模拟芯片在生产、封装、运输、销售、上板中遇到的ESD 事件。 • 相对而言，芯片产线的静电消除管理更为严格。	• 针对芯片板级或整机，模拟产品的生产、装配、运输、使用过程中遇到的ESD 事件 • 环境更复杂，不可控因素多
失效准则	• 在芯片悬浮状态下，不供电情况下测试 • 芯片物理损坏，PAD 或者MOS 管上出现烧毁现象，更为严重	• 在电子产品上电运行的状态下进行测试 • 数据逻辑错误导致花屏、重启、死机，不可恢复的问题认定为fail，强调的是抗干扰能力
测试模型	• 模型为100pF 电容充电后通过1.5K电阻后放电， • HBM 4KV电流最大不到 3A • HBM一般只要求2KV，外接接口要求到4KV（不同的制程要求不同，仅做参考）	• 模型为150pF 电容充电后通过330欧姆电阻后放电 • 消费级接触4KV，车载6K/8KV，空气最高到15KV • 4KV系统 ESD 最大可以达到 15A，总电量1200nC，可以达到HBM 的8倍。

全志科技版权所有，侵权必究
Copyright © 2024 by Allwinner. All rights reserved

2.2 电路级 ESD 防护

电路级 ESD 防护，需要在设计之初就考虑进去，直接有效的方案是在 ESD 发生点接 ESD 防护器件，通过 ESD 保护器件将 ESD 的高压脉冲导入地。

2.2.1 ESD 保护器件

现市场上的 ESD 器件有 4 种，分别为 TVS、压敏电阻、聚合物和新型陶瓷。前 3 种常用的 ESD 器件简介如下。

瞬态电压抑制器，TVS（Transient Voltage Suppressor）：

原理：利用 PN 结反向击穿（雪崩效应），将 ESD 导入大地以保护后级。

优：触发电压低，钳位电压低，恢复时间短，泄露到后级能量小。

缺：价格高，吸收功率低。

压敏电阻，VDR（Voltage Dependent Resistor）：

原理：电阻值对电压敏感，当压敏电阻两端电压超过一定值，压敏电阻值迅速降低，将 ESD 吸收以保护后级。

优：便宜，吸收功率高。

缺：触发电压高，钳位电压高，导通阻抗大，漏电流大，易老化，寿命短。

高分子聚合物：

原理：以高分子为载体加入其它材料，当电压超过一定值，由非导体变为导体，将 ESD 吸收以保护后级。

优：极低的电容，低漏电流，响应快，寿命长。

缺：触发电压高，钳位电压高，恢复速度慢，性能易下降。

2.2.2 ESD 保护器件参数

ESD 保护器件的一些关键参数如下，实例参见 KESD5451X 规格书上列出的一些关键参数，如图 2-1。

1）钳位电压，Vc(Clamping Voltage)，应小于被保护器件的最大耐压。

2）工作电压，Vrwm(Reverse Work Max Voltage)或 Vdc，应大于被保护线路的操作电压。

3）最小击穿电压，Vbr(Reverse Breakdown Voltage)，TVS 器件开始导通的电压；

压敏电压，Vn(Varistor Voltage)，压敏电阻的电流为 1mA 时所对应的电压；

触发电压，Vt(Trigger Voltage)，聚合物器件参数。

4）脉冲峰值功率，Ppp(Peak Pulse Power)，TVS 器件参数，是指 ESD 管瞬间通过的最大功率值，表示保护器件瞬间能吸收的能量大小；

最大浪涌能量，Wmax 或 E(Transient Energy),压敏电阻参数，表示压敏电阻能承受的最大脉冲能量。

5）电容值，Cp(Capacitance)，根据信号频率选择。C 越大，电流承受能力越强，信号衰减越大。 不

全志科技版权所有，侵权必究
Copyright © 2024 by Allwinner. All rights reserved

同频率对 ESD 器件的电容值要求不一。

6）漏电流，I l(Leakage Current)，直接影响功耗，越小越好。

7）响应时间，t(Response Time)，指 ESD 器件对输入的大电压钳制到预定电压的时间。

SEMICONDUCTOR

KESD5451X

TVS/ESD Protection Diode

ABSOLUTE MAXIMUM RATING

Symbol	Parameter	Value	Units
P_{PP}	Peak Pulse Power (8/20μs)	100	W
T_j	Operating Temperature	-55/+125	°C
T_{STG}	Storage Temperature	-55/+150	°C

ELECTRICAL CHARACTERISTICS (Tamb=25°C)

Symbol	Parameter	Test Condition	Min	Typ	Max	Units
V_{RWM}	Reverse Stand-Off Voltage				5.0	V
V_{BR}	Reverse Breakdown voltage	I_T=1mA	6.0			V
I_R	Reverse leakage current.	V_{RWM}=5V			1	μA
I_{PP}	Peak Pulse Current	t_P=8/20us			5	A
V_C	Clamping Voltage	I_{PP}=1A, t_P=8/20us I_{PP}=5A, t_P=8/20us		 13	9.5 15	V
C_J	Junction Capacitance	V_R=0V,f=1MHz		8	15	pF

图 2-1　ESD 器件参数示例图

2.2.3 ESD 器件选用

1）根据被保护线路的信号速度来选择电容值 C。ESD 一般用于各类通信端口静电防护，在一些高速数据线路，比如 USB3.0、HDMI、TF 卡等接口，ESD 静电保护二极管的结电容应尽量选择小的，以避免影响通信质量，图 2-2 仅做参考；

	频率范围	ESD器件电容值	实例
低速1	<20K	<100pF	Mic Headphone Speaker
低速2	20K~5M	<60pF	Touch-panel CAN
中速1	100K~5M	<35pF	SIM SD I2C USB1.0
中速2	5M~100M	<7pF	USB2.0full FM
高速1	100M~500M	<2pF	USB2.0high Ethernet RF
高速2	500M~10G	<1pF	USB3.0 HDMI DVI

图 2-2　信号速率与 ESD 器件选型关系

2）ESD 有单向（A）和双向（C）之分，根据工作的信号进行选择，单极性的信号可以选择单向的 ESD 或双向的 ESD， 双极性的信号要选择双向的 ESD；

3）根据信号工作电压选择工作电压 Vrwm。 ESD 器件的截止电压应大于被保护 IC 的最大工作电压，否则会影响被保护电路的正常工作。如工作电压为 2.5V 的线路，应选择截止电压为 3V-3.5V 的 ESD 器件进行保护。

全志科技版权所有，侵权必究

Copyright © 2024 by Allwinner. All rights reserved

4）根据被保护器件的最大耐压选择钳位电压 Vc。 此参数越低越好

5）根据 ESD 级数选择合适的脉冲峰值功率 Ppp。

6）根据电路设计布局及被保护线路数选择合适的封装形式。ESD 器件封装的大小从一定程度上可以反应器件的防护等级大小，一般封装越大的器件可容纳的 ESD 芯片面积也越大，防护等级也越高，反之亦然。

被保护电路	信号传输速率/频率	被保护元器件内阻 R	上升时间	选择压敏电阻的参数
USB1.1	12 M bps	兆欧级	4~20 ns	Cp≤10pF
USB2.0	480 M bps	兆欧级	0.5~0.6 nS	Cp ≤ 3pF
USB3.0/DHMI/IEEE1394	480 M bps~4.95Gbps	兆欧级	＜0.5 nS	Cp≤1pF
RJ45/RS232	115.2 K	兆欧级	1uS~8 uS	3pF≤Cp≤200pF
音频设备	20~20000Hz		0.05mS~50 mS	10~360pF
电源网络	AC、DC	百欧级		Cp ≥ 200pF

图 2-3 常用接口电路 ESD 选型参考

2.2.4 电路级 ESD 防护方案

1、并联 ESD 保护器件。

通过并联 TVS 管，于 ESD 事件发生处将静电导到大地，等效电路如图 2-4。



图 2-4 并联 TVS 管等效电路

2、串联电阻。

对于高输入阻抗的端口，于信号线串联电阻或者磁珠可限制 ESD 放电电流，等效电路如图 2-5。

全志科技版权所有，侵权必究
Copyright © 2024 by Allwinner. All rights reserved



图 2-5　串联电阻等效电路

3、低频增加 RC 滤波网络。

静电放电的能量主要集中在几十 MHz 到 500MHz，对于低频信号，增加低通滤波网络能滤 去部分能量，达到 ESD 防护目的，等效电路如图 2-6。



图 2-6　RC 滤波等效电路

4、复合防护。

实际应用中可以用的串联电阻+并联 ESD 防护器件的方式。他既有低通滤波器的功能，又有压敏电阻的功能，还有电阻串联限流的功能。是性价比最好的防护方式，对于高阻信号可以采用 1K 电阻+50PF 压敏；对于耳机等音频输出信号可以采用 100 欧电阻+压敏电阻；对于 TP 信号串联电阻不能太大否则影响 TP 的线性，可以采用 10 欧电阻。虽然电阻小了，低通滤波器效果已经没有了，但限流作用还是很重要的。

全志科技版权所有，侵权必究
Copyright © 2024 by Allwinner. All rights reserved

2.3 系统级 ESD 防护

2.3.1 PCB 布局

1）对于有 ESD 设计要求的产品，要求 PCB 层数不少于 4L，PCB 层叠设计必须保证不少于 1L 完整的 GND 平面，所有的 ESD 泄放路径直接通过过孔连接到这个完整的 GND 平面；（完整 GND 平面有利于电荷的快速转移）

2）PCB 板四周画上一条宽度不小于 0.5mm(20mils)的地保护环且尽可能多铺地；保护环铜皮不能覆盖绝缘材料（例如绿油）；保护环需要通过过孔与 GND 平面相连，每 10mm 的距离不少于 2 个过孔；保护环不能形成闭环，每隔一段距离，可以留下一个 0.5~1mm 的缝隙；敏感信号不能与保护环相邻，与保护环的距离不小于 0.25mm(10mils)；与保护环相邻的非敏感信号到保护环距离不小于 0.2mm(8mils)；

3）器件摆放上，必须遵守就近释放的原则，ESD 保护器件应靠近 IO 和侧键等摆放；其次是跨在中间路上；避免靠近芯片摆放；这样能够减少 ESD 脉冲信号进入附近线路的瞬态耦合；

4）关键信号（RESET/NMI/Clock 等）与板边距离不小于 5mm，同时必须与走线层的板边 GND 铜皮距离不小于 10mils；（避免空气放电和 GND 平面电磁耦合）

5）CPU／DRAM／晶振等 ESD 敏感的关键器件，离外部金属接口的距离不小于 20mm，如果小于 20mm，建议预留金属屏蔽罩；并且距离其他板边不小于 5mm；如图 3-7 所示，将 SOC、DRAM、eMMC 等器件使用金属屏蔽罩屏蔽住。（避免金属连接器对内部器件放电）



图 2-7 PCB 布局示例

6）POWER 平面要比 GND 平面内缩不少于 3H（H 指 POWER 平面相对 GND 平面的高度）

7）压缩第三层不必要的电源走线面积，尽可能多的铺 GND；

8）VCC-RTC 建议增加 1nF 电容接地，电容靠近主控摆放 。电容接地端需用过孔加强连接；

全志科技版权所有，侵权必究
Copyright © 2024 by Allwinner. All rights reserved

9）CPUS/VDD-SYS/CPU-X 小电容靠近主控摆放。这些电容的 GND 应多打过孔加强；

10）接地走线尽可能短、宽（走线的寄生电容会造成二次冲击）。

11）装订孔避开 ESD 敏感器件。

12）尽量使用多层板布局，保持完整的地平面，6 层或以上 PCB 设计时注意尽量不要表层 layout，提升 EMI 性能。

2.3.2 关键信号 ESD 防护

1）关键信号（RESET/NMI/Clock 等） 尽量避免与外部接口信号（USB/HDMI/SD/HP 等）或经过 IO 附近的走线相邻并行走线；如果不可避免，相邻并行的走线长度不超过 100mils；（避免外部信号的电磁耦合）

2）Reset 信号建议增加 1nF 电容接地，电容靠近主控摆放 ；电容接地端需用过孔加强连接；Reset 走线需要全程用 GND 走线保护；



图 2-8 Reset 信号设计参考

3）对于模组上的 reset 信号，需在模组上靠近芯片管脚的位置增加 1~100nF 电容接地；

4）无论外部接口信号还是内部信号，走线必须避免多余的桩线（一端无电气连 接的走线）；（避免天线效应，放电和接收电磁辐射）

5）DDR Clock 差分对/DQS 差分对全程走线用 GND 走线保护，GND 走线的过孔间隔要求小于等于 400mil，DDR 线束四周建议用 GND 保护（屏蔽静电干扰）；



图 2-9 DDR 走线包地参考

全志科技版权所有，侵权必究
Copyright © 2024 by Allwinner. All rights reserved

2.3.3 外设接口 ESD 防护

1）必须保证外部连接器（USB/HDMI/SD）金属外壳接地良好，在板边直接通过过孔连接 GND 平面，每个 GND 焊盘与 GND 平面之间的连接过孔不少于 3 个；

2）外部接口信号（USB/HDMI/SD/HP）必须连接外部 ESD 器件，进行 ESD 保护；



图 2-10　TF 卡 ESD 保护参考设计

3）外部接口信号 ESD 器件放置位置尽可能靠近外部连接器，与连接器间避免过孔；ESD 器件接地端直接通过过孔连接到 GND 平面，而且过孔数量不少于 3 个；从外部接口进来，必须最先看到 ESD 器件；ESD 器件的信号端与外部信号端必须尽可能短，尽可能宽，建议直接搭接在信号走线上；



图 2-11　外部接口 ESD 器件 LAYOUT 摆放参考

4）如果系统包含了其他子板（如按键子板，天线子板），这些子板上的 ESD 器件建议放在主板上靠近座子的位置；

全志科技版权所有，侵权必究
Copyright © 2024 by Allwinner. All rights reserved

2.4 整机级 ESD 防护

整机 ESD 防护途径有 2 种，良好的静电泄放通道（泄）和防止静电进入（堵）。

1）良好的静电泄放通道

整机 ESD 防护中主要手段为增大接地面积。通过增大接地面积，静电会通过元器件（如 TVS 管）打入地，而不是进入信号线中。这可以从电压和电荷两个角度解释，从电压角度来说，地面积越大，静电打入时其电压值变化微少，不会出现静电打入瞬间造成浮地的现象，从而保证静电从地泄放；从电荷角度来说，地面积越大，其电荷容积越大，静电打入不会导致其饱和， 从而保证静电顺畅的泄放到地。

同时，主板周围的地平面起到屏蔽的作用，类似于法拉第笼，能有效防护感应类的静电。

常见措施如下：

a、建议在 PCB 板双面四周均匀留出多个不小于 25mm2 的 GND 裸露铜皮（此铜皮直接通过过孔与 GND 平面相连），并通过导电棉与金属平面相连接；

b、如果整机存在一个大的金属平面（例如 LCD 屏，金属背壳），外部连接器的金属外壳通过导电棉与金属平面直接相连；



图 2-12　PCB 底面参考示意图

c、如果整机存在一个与 PCB 比较靠近的塑料背壳，建议在塑料背壳上贴一张面积不小于 PCB 板投影的导电布/锡箔纸，或者刷导电漆，然后通过导电棉连接 PCB 的 GND 平面和导电布/锡箔纸/金属漆面，同时要求连接的导电棉连接点均匀分布在 PCB 的四周；

全志科技版权所有，侵权必究
Copyright © 2024 by Allwinner. All rights reserved



图 2-13　平板塑料后壳处理参考

d、如果结构允许，建议增加屏蔽罩，对关键电路进行屏蔽，同时必须保证屏蔽罩的各边良好接地；（避免屏蔽罩电荷积累，对内部信号放电）



图 2-14　PCB 屏蔽处理参考

2）防止静电进入

在整机 ESD 防护中主要手段为包裹绝缘胶布。通过包裹绝缘胶布，杜绝一切进入主板静电敏感区的路径，从而达到静电防护的目的。

常见措施如下：

a、使用塑料按键，防止静电通过按键等进入板卡。

图 2-15　按键密封处理

全志科技版权所有，侵权必究
Copyright © 2024 by Allwinner. All rights reserved

b、机壳尽量密封性良好，不要有缝隙，防止静电通过缝隙进入机器内部。

图 2-16　整机封装气密性良好

全志科技版权所有，侵权必究
Copyright © 2024 by Allwinner. All rights reserved

3.ESD 整改

第三章节从电路级防护、系统级防护和整机级防护三个方面讲述 ESD 防护的理论和技巧，本章节分享一些 ESD 整改案例以及设计上的优秀 ESD 防护措施。

3.1 ESD 整改案例

3.1.1 案例 1　AXXX 平板电脑

问题：USB、耳机接触 6kV，空气 8kV 达不到要求。

问题现象：

1）USB 口、耳机口接触放电 2kV 以上机器会黑屏或系统卡死。

2）USB 口、耳机口空气放电 4kV 以上机器会黑屏或系统卡死。

原因：

1、主板底部露铜处与 LCD 金属背板连接不良

2、屏蔽罩较小，屏蔽保护面积小；

3、使用塑料外壳。

整改措施：

1、主板开窗露铜与 LCD 金属背板良好连接。

在主板大块裸露铜处贴上导电泡棉和 LCD 金属背板良好连接，加大屏蔽罩覆盖面积，并且屏蔽罩通过导电布连接到 LCD 金属背板。



图 3-1　PCB 底部整改参考

全志科技版权所有，侵权必究
Copyright © 2024 by Allwinner. All rights reserved

2、增加屏蔽罩的面积或者在后盖 PCB 对应位置处贴导电布

增加屏蔽罩覆盖面积将 PMU 位置覆盖住，ESD 测试能达到要求，或者在塑料后盖处 PCB 对应位置处贴导电布并与之前的屏蔽罩良好接触，ESD 测试也能达到要求，两者效果差不多。



图 3-2　PCB 顶部屏蔽处理

3、PCB 改版验证

AP-NMI，AP-RESET 等敏感信号远离其它走线，走线改为内层，增大屏蔽罩屏蔽面积，增加 TOP 层和 BOT 层露铜区域。

整改结果：整改后试验能通过±6kV 接触放电，±10kV 空气放电。

3.1.2 案例 2　VXXX 记录仪

问题：MIC 位置空气 8kV 不过。

问题现象：主要分为以下几种现象

1.工作功耗突然变大，增加 50mW 到 2000mW 不等（能正常开机）

2.机器反复重启

3.死机，重新上电无法开机

原因：

1、静电通过 MICP 端击穿 SOC

2、静电 ESD 管选型不合理；

3、屏金属背板与主板地平面接触不良。

整改措施：



图 3-3　改版前 mic 电路

全志科技版权所有，侵权必究
Copyright © 2024 by Allwinner. All rights reserved

1、mic 电路上隔直电容后面串接 22R 电阻。



图 3-4　改版后 mic 电路

2、更换 ESD 器件信号，更换成 SSE3V3UBN102 型号 ESD 管，ESD 实验有改善

样机原本使用的 ESD 管型号为 MLVS0402L04，封装为 0402 的压敏电阻封装。

1）mic 模块 IO 电平为 1.8V，但选用的器件工作电压 VRMS 为 4V，工作电压偏高

2）压敏电阻封装相应速度慢，放电电压不够精确，极间电容大，寿命短等缺陷会影响测试结果

4. Part ratings and characteristics:

4.1. Rating(25±5℃)　MLVS0402L04相关参数

	Working voltage		Varistor voltage	Clamping Voltage	Capacitance	Peak current	Transient energy
Symbol	V_{RMS}	V_{DC}	V_V	Vc	Cp	i_{max}	W_{max}
Units	Volts	Volts (Max.)	Volts	Volts (Max.)	pF (Typical)	Amps (Max.)	Joules (Max.)
Test Condition		< 10 μA	1mA DC	1A 8/20 μs	1MHz	8/20 μs	10/1000 μs
MLVS 0402 L04	4	5.5	8 ~ 18	24	270	20	0.05
MLVS 0402 L04M	4	5.5	6.4 ~ 9.6	26	270	20	0.05
MLVS 0402 L04P	4	5.5	7.2 ~ 10.8	26	270	20	0.05
MLVS 0402 L07	7	9	11.5 ~ 21.5	41	130	20	0.05
MLVS 0402 L14	14	18	23 ~ 33	54	85	20	0.05
MLVS 0402 L17	17	20	32 ~ 42	70	35	20	0.05
MLVS 0402 LE08	-	12	25 ~ 40	110	7	-	-
MLVS 0402 LE10	-	12	45 ~ 65	150	3.5	-	-
MLVS 0402 LE11	-	18	45 ~ 65	150	3.5	-	-
MLVS 0402 LE12	-	26	45 ~ 65	145	4	-	-

图 3-5　MLVS0402L04 参数

全志科技版权所有，侵权必究
Copyright © 2024 by Allwinner. All rights reserved

SSE3V3UBN102

SSE3V3UBN102相关参数

Transient Voltage Suppressor

Absolute Maximum Rating

Rating	Symbol	Value	Units
Peak Pulse Power (t_p =8/20μs)	P_{PP}	56	Watts
Peak Pulse Current (t_p =8/20μs) (note1)	I_{pp}	7	A
ESD per IEC 61000-4-2 (Air) ESD per IEC 61000-4-2 (Contact)	V_{ESD}	30 30	kV
Lead Soldering Temperature	T_L	260(10seconds)	℃
Junction Temperature	T_J	-55 to + 150	℃
Storage Temperature	T_{stg}	-55 to + 150	℃

Electrical Characteristics

Parameter	Symbol	Conditions	Min	Typical	Max	Units
Reverse working voltage	V_{RWM}	I/O to GND	-3.3		3.3	V
Holding voltage	V_H	I_H = 100mA	3.3		6.0	V
Reverse leakage current	I_R	V_{RWM} = 3.6V; I/O to GND		0.01	0.1	μA
Clamping voltage (8/20us)	V_C	I_{PP} = 7A		8.0		V
Clamping voltage (10/100ns)	V_C	I_{TLP} = 16A		8.5		V
Dynamic resister	R_{DYN}	tp = 10/100ns		0.25		Ω
Junction capacitance	C_J	V_R = 0V, f = 1 MHz, I/O to GND		0.5	0.7	pF

图 3-6 SSE3V3UBN102 参数

3、在屏蔽罩靠近 usb 口处增加一块导电泡棉与屏幕金属被盖接触

图 3-7 整机整改处理

整改结果：MIC 处 ESD 空气 8kV 通过。

全志科技版权所有，侵权必究

Copyright © 2024 by Allwinner. All rights reserved

3.1.3 案例 3　AXXX 教育平板

问题：ESD 测试，摄像头预览模式下，图像卡死和摄像头报错。

问题现象：

1、前后摄像头预览模式接触放电 USB、耳机孔位置±4KV 放电 3 枪左右摄像头画面就会卡住，按主菜单可以回到主界面，可以再次进入摄像头预览界面。

2、前后摄像头预览模式空气放电 USB、耳机孔位置±8KV 放电 1 枪摄像头画面就会卡住，按主菜单可以回到主界面，可以再次进入摄像头预览界面。

原因：结构组装上，FPC 排线过长，且排线通过屏回到 PCB GND，回流路径较长。

整改措施：

1、硬件措施：可以通过导电布将 CAMERA FPC 排线包地处理或使用带屏蔽膜的 FPC 排线。



图 3-8　Camrea 模组整改图

2、软件措施：增加复位功能，将 Camera 模组、MIPI-CSI、ISP 整个 camera 通路复位。

整改结果：接触放电 6kV、空气放电 12kV 通过。

3.1.4 整改总结

通过以往的 ESD 整改实验，总结得出一些 ESD 整改经验，再遇到 ESD 问题时可以借鉴参考一二：

1）合理利用“堵”和“导”

整机整改可以合理利用 ESD 整改二字诀“堵”和“导”，将静电从进入途径堵住，防止静电进入 PCB 板级；

常用的“堵”措施：

全志科技版权所有，侵权必究
Copyright © 2024 by Allwinner. All rights reserved

a、去掉某些金属件的接地弹片、顶针或者泡棉；

b、添加绝缘胶带或者防静电胶带；

c、更改表面处理工艺，将导电的表面处理更改为不导电的表面处理；

常用的“导”措施：

a、实验刮开 PCB 增加露铜吸收静电，验证有效则进行改版设计；

b、加导电布或者导电泡棉释放静电；

c、增加压敏电阻、增加 pF 级小电容、将压敏电阻更改为 TVS 管等方式。

2）找出放电路径

a、仔细观察实验现象；注意电弧的放电强度以及放电方向，让静电枪从不同的 方向靠近同一个放电点，看看其电弧现象有何不同，分析静电是如何进入机身的，假设其可能的放电路径；

b、逐渐增加或者减少放电电压，以便记录下该失效点是在哪个电压区间失效的；要有条不紊的实验,并且记录数据；例如在空气放电测试时，如果 8kV 不能通过，向下打 6kV、4kV；如果 8kV 能够通过，向上打 10kV、12kV、15kV；

c、一台样机的现象总是带有随机性，需要对几台样机进行同样的测试，找出失效的共性现象，以便准确判断失效原因；

d、根据实验现象进行分析，判断失效原因。由于 ESD 的失效原因是多种多样的，所以由一个现象可能分析出几种不同的原因，其中的某一个或某几个引起手机 ESD 失效。这需要工程师进行更深一步的分析，针对每一种可能进行具体实验，

最终找出失效的真正原因。 我们常常希望能一针见血的解决问题，但是常常碰到需要多剂药物同时下才能解决问题，所以我们在解决 ESD 问题时要不怕麻烦和枯燥；

3）通过现象初步定位原因（缩小范围）

不管是 ESD 问题还是其他问题，都可以通过现象初步定为原因，进而大大缩小排查的范围。比如针对机器重启，我们则可以首先罗列机器的重启源，通过 log 找到重启源，log 无法判断则对每个重启源逐一排查定位；

3.2 ESD 防护优秀案例

通过学习一些优秀的 ESD 防护设计方案，提高我们对产品的 ESD 防护设计能力，下面欣赏一些优秀的 ESD 防护设计案例。

3.2.1 案例 1 PCB 边缘充分共地

在 PCB 板边和接口处增加了大量的地孔，确保了接口部分地和主地的良好连通性，有效的将 ESD 电流导入到主地中去。

全志科技版权所有，侵权必究
Copyright © 2024 by Allwinner. All rights reserved



图 3-9　PCB 边缘地孔优化处理

3.2.2 案例 2 FPC 排线做 ESD 防护

一些接口（USB、耳机等）采用 FPC 排线座子，并将 ESD 器件贴片到 FPC 排线上，同时将 FPC 排线背部漏铜与 LCD 金属背板或金属后盖良好接触，有效的将 ESD 电流泄放到机壳的地平面上，避免 ESD 电流流入到主板的地平面，影响系统正常工作。



图 3-10　FPC 排线 ESD 防护处理

3.2.3 案例 3 使用屏蔽罩做 ESD 防护

关键核心元器件均用屏蔽罩屏蔽，且表层不走线，有效防护 ESD 对信号的干扰。

全志科技版权所有，侵权必究
Copyright © 2024 by Allwinner. All rights reserved

图 3-11　关键器件屏蔽处理

全志科技版权所有，侵权必究
Copyright © 2024 by Allwinner. All rights reserved

4.总结

对于系统设备来说，好的结构设计能解决 60%的 ESD 事件，包括接口处的缝隙，相关部位的屏蔽、接地等。而板级的静电放电保护，要从 PCB 布板开始，包括 Ground 的走线，元器件摆放位置等。此时好的设计基本能解决 20%左右的 ESD 问题。IC 自身的抗静电能力直接关系到 IC 的成本，除非特殊要求，一般 IC 的输入输出脚都会进行自我保护，这样在生产、运输、安装时才不会造成问题。对于用前面几种手段无法避免的 ESD 问题，如系统的各种接口，必须露孔的部位如喇叭，LCD 显示屏或者触摸屏等，则必须要用 ESD 保护器件来解决 ESD 问题。

因此，在产品设计之初就必须考虑好产品所需的 ESD 指标，选取合适的机体材质，使用 ESD 防护较好的 PCB 叠层，对接口器件做相关的 ESD 防护设计，从而满足产品的 ESD 要求。

全志科技版权所有，侵权必究
Copyright © 2024 by Allwinner. All rights reserved

著作权声明

版权所有©2024 珠海全志科技股份有限公司。保留一切权利。

本文档及内容受著作权法保护，其著作权由珠海全志科技股份有限公司（“全志”）拥有并保留一切权利。

本文档是全志的原创作品和版权财产，未经全志书面许可，任何单位和个人不得擅自摘抄、复制、修改、发表或传播本文档内容的部分或全部，且不得以任何形式传播。

商标声明

、、全志科技、Allwinner Technology（不完全列举）均为珠海全志科技股份有限公司的商标或者注册商标。在本文档描述的产品中出现的其它商标，产品名称，和服务名称，均由其各自所有人拥有。

免责声明

您购买的产品、服务或特性应受您与珠海全志科技股份有限公司（“全志”）之间签署的商业合同和条款的约束。本文档中描述的全部或部分产品、服务或特性可能不在您所购买或使用的范围内。使用前请认真阅读合同条款和相关说明，并严格遵循本文档的使用说明。您将自行承担任何不当使用行为（包括但不限于如超压，超频，超温使用）造成的不利后果，全志概不负责。

本文档作为使用指导仅供参考。由于产品版本升级或其他原因，本文档内容有可能修改，如有变更，恕不另行通知。全志尽全力在本文档中提供准确的信息，但并不确保内容完全没有错误，因使用本文档而发生损害（包括但不限于间接的、偶然的、特殊的损失）或发生侵犯第三方权利事件，全志概不负责。本文档中的所有陈述、信息和建议并不构成任何明示或暗示的保证或承诺。

本文档未以明示或暗示或其他方式授予全志的任何专利或知识产权。在您实施方案或使用产品的过程中，可能需要获得第三方的权利许可。请您自行向第三方权利人获取相关的许可。全志不承担也不代为支付任何关于获取第三方许可的许可费或版税（专利税）。全志不对您所使用的第三方许可技术做出任何保证、赔偿或承担其他义务。